شبكة بحوث وتقارير ومعلومات
تجربة هيدر2
اليوم: السبت 20 ابريل 2024 , الساعة: 1:04 ص


اخر المشاهدات
الأكثر قراءة
اعلانات

مرحبا بكم في شبكة بحوث وتقارير ومعلومات


عزيزي زائر شبكة بحوث وتقارير ومعلومات.. تم إعداد وإختيار هذا الموضوع بنية المعالج z80 بنية المعالج z80 # اخر تحديث اليوم 2024-04-20 فإن كان لديك ملاحظة او توجيه يمكنك مراسلتنا من خلال الخيارات الموجودة بالموضوع.. وكذلك يمكنك زيارة القسم , وهنا نبذه عنها وتصفح المواضيع المتنوعه... آخر تحديث للمعلومات بتاريخ اليوم 20/10/2023

اعلانات

بنية المعالج z80 بنية المعالج z80 # اخر تحديث اليوم 2024-04-20

آخر تحديث منذ 6 شهر و 2 يوم
1 مشاهدة

بنية المعالج z80



[بنية المعالج Z- 80http //www.z80.info/]





تم تصميم المعالج z-80 من قبل شركة zilog بعد إدخال بعض التطورات على المعالج85/8080



يعتبر المعالج z-80 أحد أهم المعالجات ثمانية الخانة(8-bits) وأوسعها انتشارا وتحتوي شريحة هذا المعالج على معظم الدارات المنطقية اللازمة لإنجاز العمليات الحسابية المختلفة وعلى إشارات الممرات اللازمة لعملة.



يُصنف المعالج Z-80 كوحدة معالجة مركزية من حيث الوظيفة باستثناء أنه يحتاج إلى دارة مزبزب خارجية(ossilator) لتمكين تردد الساعة(clok) وكذلك فهو يحتاج إلى بعض إشارات التحكم الخاصة التي يجب توليدها للاتصال مع الذاكرة ومع الأجهزة المحيطية.



المعالج Z-80 يملك 16 خط عنونة(Address Line) ومن ناحية المقارنة مع المعالج /858080 نجد انه يتمتع بجهد تغذية وحيد (v5+) وبنبضات ساعة وحيدة الطور وبملائمة تامة مع عناصر عائلة TTL المنطقية.



وأيضا الزيادة في عدد المسجلات التي تؤمن تعامل أفضل في نقل وتحميل المعطيات بالإضافة إلى أنظمة العنونة الجديدة مع مجموعة تعليمات واسعة.



كما يمتاز بأنواع المقاطعات التي يستجيب لها والتي تسهل تعامله مع الأجهزة المحيطية بشكل ملائم.



كما يمكن أن نلاحظ تغير بعض رموز التعليمات المختزلة عند التعامل مع z-80 والتي كانت مستخدمة في 8080/85.



كما تتضمن مجموعة z-80 أجهزة دخل وخرج بدارات منفصلة(CTC – PIO – DMA – PPI - SIO (وتؤمن عمل جمل التحكم وانظمه الكمبيوتر بشكل كامل.



المعالج z-80 مصنع على شريحة تكاملية ذات 40 قطباً(40-pin) على الطرفين، وهنك عدة نماذج مستحدثة من هذا المعالج



أنواع المعالج z-80



z-80 سرعة تنفيذ الأوامر 2.5 MHZ.



Z80A سرعة تنفيذ الأوامر 3.5MHZ.



Z80B و Z80H سرعة تنفيذ الأوامر 6-7MHZ.



المعالج المركزي CPU ل z-80 (central processor unit)





هو رقاقة إلكترونية تقوم بالحسابات والسيطرة على عمل الحاسب، والمعالج المركزي مقسم إلى خمسة أقسام



1. وحدة التحكم control unit توقيت وتنسيق إدخال المعلومات ومعالجتها.



2. مسجلات التعليمات instruction register.



3. عداد البرنامج (PC) program counter مسجل بطول 16 bit يشير إلى عنوان التعليمة التالية التي سوف ينجزها المعالج.



4. وحدة الحساب والمنطق ALU.



5. المسجلات.



شريحة المعالج



Z-80 CPU '''D0-D9



ممر المعطيات (Data Bus) يعمل باتجاهين مختلفين دخل وخرج وهو بطول ثمن خانات (8 bit) تستخدم لتبادل المعطيات مع الذاكرة وعناصر مكونات النظام وتقوم بنقل جميع التعليمات والمعطيات.



A0-A15 ممر العناوين (Address Bus) وهو بطول (16) خانة تستخدم كخرج لعناوين مواقع الذاكرة أو لمواقع الدخل والخرج عند تنفيذ دورة الآلة للتعليمة وتحدد عناوين الدخل والخرج (00 - ff) ويظهر الجزء (A0 – A7) من ممر العناوين القسم الأدنى من العنوان وهو بطول بايت وعلى الجزء (A8 –A15) الق



M1 دورة الآلة



الأولى وتكون فعالة في حالة تطبيق الصفر المنطقي وتشير إلى تنفيذ دورة التعليمة لخلب شيفرة التعليمة.



CLK مدخل لنبضات الساعة المقدمة من دارات (TTL) بطور وحيد.



RD مخرج القراءة



ويكون فعال في الحالة صفر منطقي ويشير الي ان المايكروبروسيسور يرغب بقراءة معلومات من الذاكرة أو من أجهزة الدخل.



WR مخرج الكتابة



ويكون فعال في الحالة صفر منطقي ويشير إلى عملية كتابة في الذاكرة أو إلى جهاز الخرج.



MREQ طلب الذاكرة (M ory Request)





يكون فعال في حالة الصفر منطقي ويشير إلى أن ممرات العناوين تحمل العنوان المطلوب من أجل عملية قراءة أو كتابة في الذاكرة وترتبط مع إشارة القراءة (RD) والكتابة (WR) لتأمين إشارات التحكم اللازمة لعمليتي القراءة والكتابة.



IORQ طلب الدخل والخرج (INPUT – OUTPUT REQUST)



مخرج يكون فعال في حالة الصفر منطقي ويشير إلى عنوان على ممر العناوين يستخدم كعنوان لرقم نافذة دخل أو خرج. وترتبط إشارة الدخل والخرج مع إشارتي (RD) و(WR) لتأمين إشارات التحكم للدخل والخرج. وتولد إشارة طلب الدخل والخرج مع إشارة (M1) عندما تعرف المقاطعة لتشير إلى أن شعاع الموافقة على المقاطعة يمكن وضعة على ممر المعطيات.



RESET مدخل إعادة التوضع



يكون فعال في حالة الصفر منطقي ويستجدم لإعادة وضعية التحكم للمايكروبروسيسور إلى الحالة الاصلية وعند تطبيق نبضة خارجية (صفر منطقي) على مدخل إعادة التوضع يتم تحميل (0000) إلى عداد البرنامج (PC) وتحجب إشارة ((IRQوتوضع المقاطعة من نوع (MODH) ويبدأ إنجاز البرنامج من العنوان (0000).



NMI مدخل طلب المقاطعة غير المقنع Non Maskable Interrupt



يكون فعال في حالة الصفر منطقي، وتولد الأجهزة المحيطية إشارة طلب المقاطعة لطلب الخدمة الاتية من المايكروبروسيسور بحيث عندما يضع أحد الأجهزة المحيطية صفر منطقي على مدخل () يقوم المايكروبروسيسور بانها دورة التعليمة ثم يدفع محتويات عداد البرنامج إلى المكدس ويعود ليبدا برنامج خدمة المقاطعة من العنوان (0066H).



INT مدخل طلب المقاطعة (Interrupt)



يكون فعال في حالة الصفر منطقي وتولد الأجهزة المحيطية إشارة طلب المقاطعة لتنفيذ برنامج خدمة المقاطعة. وعند حدوث المقاطعة من الجهاز المحيطي ينهي المايكروبروسيسور دورة التعليمة ثم يفحص حالة مدخل ثنائي الاستقرار المسؤول عن سماحية المقاطعة وحجبها بحيث إذا كان ثنائي الاستقرار في حالة (RESET) إعادة الوضع يقوم المايكروبروسيسور بتجاهل طلب المقاطعة ومتابعة تنفيذ التعليمة الأساسية التالية اما إذا كان ثنائي الاستقرار في وضعية (SET) عندها يقبل طلب المقاطعة ويستجيب المايكروبروسيسور لاحد أنظمة المقاطعة المحددة في البرنامج.


WAIT مدخل الانتضار



يكون فعال في حالة الصفر منطقي.وهو يشير بان الذاكرة أو الأجهزة المحيطية المعنونة غير جاهزة لتلقي المعطيات ويمكن أن يوضع المايكروبروسيسور في حالة الانتظار حتى يتم انتقالة إلى حالة الواحد منطقي.


BUSRQ مدخل طلب الممرات (BUS REQUEST)



ويكون فعال في حالة الصفر منطقي. يطلب الجهاز المحيطي الحصول على التحكم بممرات النظام.وعند تطبيق نبضة الصفر منطقي ينهي المايكروبروسيسور دورة التعليمة ويضع الممرات بحالة الممانعة العالية.


BUSAK مدخل استعلام الممرات (BUS ACKNOWLEDGE)



يكون قعال في حالة الصفر منطقي ويشير بان المايكروبروسيسور ينتظر استعادة الممرات وذلك من خلال إشارة المدخل () طلب الممرات.


HALT مخرج حالة التوقف



ويكون فعال في حالة الصفر منطقي. ويشير إلى أن المايكروبروسيسور ينجز تعليمة (HALT) التوقف وينتظر طلب المقاطعة. وفي حالة التوقف (HALT) يتم الاحتفاظ بمحتويات المسجلات ويتابع نبضات الانعاش للذواكر الحية الديناميكية (RAM).


RFSH مخرج الانعاش،


ويكون فعال في حالة الصفر منطقي ويشير إلى أن الخانات (A0-A6) ممر العناوين تحتوي عنوان الذواكر الحية الديناميكية من أجل الإنعاش.


Vcc مدخل التغذية (+5V).



GND مدخل صفر فولت، ويعتبر الحالة المنخفضة لعمل النظام.



بنية النظام



1- ناقل المعطيات (data bus) يحتوي على المعطيات المتبادلة بتن الأقسام المختلفة، سعته 8bit وهو ممر باتجاهين.



2- ناقل العنوان (address bus) يحمل العنوان المراد الاتصال بمحتوياته يسير باتجاه واحد سعته 16 bit.



3- ناقل التحكم (control bus) يحمل مجموعة من إشارات التحكم اللازمة لتحقيق التزامن لعمليات الحاسب.



الذاكرة MEMORY 1-







ذاكرة ROM Only M ory Read





وهي عبارة عن ذاكرة قراءة فقط تتميز بخاصية عدم فقدانها للمعلومات عند انقطاع التغذية عبها ولا يمكن الكتابة فيها إلا لمرة واحدة فقط.



2- RAM Random Access M ory





ذاكرة قراءة / كتابة، عادة تكون ذات سعات كبيرة بحيث تحتوي على البرامج والمعطيات.



وهناك ذاكرة PROM-EPROM



المسجلات Register



المسجل عبارة عن وحدة تخزين موقنة يشبه سطر (حجرة) في الذاكرة، موجودة داخل المعالج يمكن تخزين (كتابة) معطيات فيه أو استرداد (قراءة) معطيات منة.



هناك نوعين رئيسيين من المسجلات



1- مسجلات الأغراض العامة موصولة إلى ناقل المعطيات.



2- مسجلات الأغراض الخاصة موصولة إلى ناقل العناوين.



مجموعة الأغراض العامة



مجموعة المسجلات البديلة MIN SET



A F --- A F



B C --- B C



D E --- D E



H L --- H L



مسجلات الأغراض الخاصة



I



R



IX



IY





SP



PC



I Interrupt Vector شعاع المقاطعة.



R M ory Refresh إنعاش الذاكرة.





IX، IY Indexed Registers مسجلات الفهرسة.



SP Stack Pointer مؤشر التكديس.



PC Program Counter عداد البرنامج.



المراكم A (Accumulator)



وهو مسجل بطول 8 bit وهو من أهم المسجلات في المعالج وكل ناتج يخزن في المراكم.



المكدس Stack



يتم التخزين في المكدس عن طريق التعليمة PUSH، لاستدعاء العنوان الموجود في المكدس نستخدم التعليمة POP.


ويعمل المكدس وفق مبدأ LIFO)) Last IN First Out.



المرجع



تنظيم الحاسب



الدكتور المهندس محمد سعيد كريم



تصنيف بنية الحاسوب







نهاية مسدودة






شاركنا رأيك

 
التعليقات

لم يعلق احد حتى الآن .. كن اول من يعلق بالضغط هنا

أقسام شبكة بحوث وتقارير ومعلومات عملت لخدمة الزائر ليسهل عليه تصفح الموقع بسلاسة وأخذ المعلومات تصفح هذا الموضوع بنية المعالج z80 بنية المعالج z80 # اخر تحديث اليوم 2024-04-20 ويمكنك مراسلتنا في حال الملاحظات او التعديل او الإضافة او طلب حذف الموضوع ...آخر تعديل اليوم 20/10/2023


اعلانات العرب الآن